

Liste des opérations



SAIA® PCD Série xx7

L'automate compatible SIMATIC® S7

SAIA-Burgess Electronics SA

Rue de la Gare 18
CH-3280 Morat (Suisse)
<http://www.saia-burgess.com>

DIV: Electronic Controllers Téléphone 026 / 672 72 72
 Télécopieur 026 / 672 74 99

Sociétés SAIA-Burgess

Suisse SAIA-Burgess Electronics SA
 Rue de Fribourg 33
 CH-3280 Morat
 ☎ 026 672 77 77, Fax 026 670 19 83

France SAIA-Burgess Electronics Sàrl.
 10, Bld. Louise Michel
 F-92230 Gennevilliers
 ☎ 01 46 88 07 70, Fax 01 46 88 07 99

Belgique SAIA-Burgess Electronics Belgium
 Avenue Roi Albert 1er, 50
 B-1780 Wemmel
 ☎ 02 456 06 20, Fax 02 460 50 44

Issue : 01.02.2000

Modification de toutes caractéristiques réservée



SAIA[®] PCD

Process Control Devices

SAIA-Burgess Electronics



SWITCHES • MOTORS • CONTROLLERS

Série xx7

L'automate compatible SIMATIC S7-300/400

Liste des opérations

Mise à jour

Manuel : Liste des opérations PCD Série xx7 - édition F2

Date	Chapitre	Page	Description

Sommaire

	Page		Page
Opérandes et plages de paramètres	2	Racine carrée, puissance de 2 (32 bits)	48
Abréviations	5	Fonctions logarithmiques (32 bits)	49
Registres	6	Fonctions trigonométriques (32 bits)	50
Exemples d'adressage	8	Addition de constantes	51
Liste des opérations	10	Addition du registre d'adresses	52
Opérations combinatoires sur bits	10	Opérations de comparaison (nombres entiers 16 bits)	53
Opérations combinatoires avec expressions entre parenthèses	13	Opérations de comparaison (nombres entiers 32 bits)	54
Combinaisons OU de fonctions ET	15	Opérations de comparaison (nombres réels 32 bits)	55
Opérations combinatoires sur temporisations et compteurs	16	Opérations de décalage	56
Opérations combinatoires sur le contenu de l'ACCU1	19	Opérations de rotation	58
Opérations combinatoires sur bits indicateurs	20	Opérations de transfert, d'incrément/décroisement sur ACCU	60
Opérations sur les fronts	22	Opération de composition d'images, opération nulle	61
Mettre à "1" / "0" un bit opérande	23	Opérations de conversion de types de données	62
Opérations influençant directement le RLG	25	Formation des compléments	65
Opérations de temporisation	27	Opérations d'appel de blocs	66
Opérations de comptage	29	Opérations de fin de bloc	68
Opérations de chargement	30	Permuter blocs de données	69
Opérations de chargement sur temporisations et compteurs	35	Opérations de saut	70
Opérations de transfert	36	Opérations MCR (Master Control Relay)	74
Opérations de chargement et de transfert sur les registres d'adresses	39	Blocs et fonctions des CPU	76
Opérations de chargement et de transfert sur le mot d'état	41	Blocs fonctionnels, fonctions et blocs de données	79
Opérations de chargement des numéros de DB et longueurs de DB	42	Fonctions système	80
Opérations arithmétiques sur nombres à virgule fixe (16 bits)	44	Fonctions système pour SAIA® PCD - Série xx7	82
Opérations arithmétiques sur nombres à virgule fixe (32 bits)	45	Blocs fonctionnels système	83
Opérations arithmétiques sur nombres à virgule flottante (32 bits)	46	Blocs fonctionnels système pour SAIA® PCD - Série xx7	83
		Index alphabétique des opérations	84

Opérandes et plages de paramètres

Opé- rande	Plage de paramètres			Description
	PCD1. M137	PCD2. M127	PCD2. M157/177 M257	
A	0.0 à 255.7	0.0 à 255.7	0.0 à 255.7	Sortie (dans la MIS)
AB	0 à 255	0 à 255	0 à 255	Octet de sortie (dans la MIS)
AW	0 à 254	0 à 254	0 à 254	Mot de sortie (dans la MIS)
AD	0 à 252	0 à 252	0 à 252	Double mot de sortie (dans la MIS)
DBX	0.0 à 65535.7	0.0 à 65535.7	0.0 à 65535.7	Bit de données dans le bloc de données
DB	1 à 1023	1 à 1023	1 à 1023	Bloc de données
DBB	0 à 65535	0 à 65535	0 à 65535	Octet de données dans DB
DBW	0 à 65534	0 à 65534	0 à 65534	Mot de données dans DB
DBD	0 à 65532	0 à 65532	0 à 65532	Double mot de données dans DB
DIX	0.0 à 65533.7	0.0 à 65533.7	0.0 à 65533.7	Bit de donnée dans DB d'instance
DI	1 à 1023	1 à 1023	1 à 1023	Bloc de données d'instance
DIB	0 à 65535	0 à 65535	0 à 65535	Octet de données dans DB d'instance
DIW	0 à 65534	0 à 65534	0 à 65534	Mot de données dans DB d'instance
DID	0 à 65532	0 à 65532	0 à 65532	Double mot de données dans DB d'instance

Opé- rande	Plage de paramètres			Description
	PCD1. M137 M137	PCD2. M127 M127	PCD2. M157/177 M257	
E	0.0 à 255.7	0.0 à 255.7	0.0 à 255.7	Entrée (dans la MIE)
EB	0 à 255	0 à 255	0 à 255	Octet d'entrée (dans la MIE)
EW	0 à 254	0 à 254	0 à 254	Mot d'entrée (dans la MIE)
ED	0 à 252	0 à 252	0 à 252	Double mot d'entrée (dans la MIE)
L	0.0 à 255.7	0.0 à 511.7	0.0 à 511.7	Données locales
LB	0 à 255	0 à 511	0 à 511	Octet de données locales
LW	0 à 254	0 à 510	0 à 510	Mot de données locales
LD	0 à 252	0 à 508	0 à 508	Double mot de données locales
M	0.0 à 2047.7	0.0 à 2047.7	0.0 à 2047.7	Mémento
MB	0 à 2047	0 à 2047	0 à 2047	Octet de mémentos
MW	0 à 2046	0 à 2046	0 à 2046	Mot de mémentos
MD	0 à 2044	0 à 2044	0 à 2044	Double mot de mémentos

*) Limitation supplémentaire par la taille de la mémoire de travail

Opérandes et plages de paramètres (suite)

Opérande	Plage de paramètres			Description
	PCD1. M137	PCD2. M127	PCD2. M157/177 M257	
PAB	0 à 65535	0 à 65535	0 à 65535	Octet de périphérie de sortie (accès direct à la périphérie)
PAW	0 à 65534	0 à 65534	0 à 65534	Mot de périphérie de sortie (accès direct à la périphérie)
PAD	0 à 65532	0 à 65532	0 à 65532	Double mot de périphérie de sortie (accès direct à la périphérie)
PEB	0 à 65535	0 à 65535	0 à 65535	Octet de périphérie d'entrée (accès direct à la périphérie)
PEW	0 à 65534	0 à 65534	0 à 65534	Mot de périphérie d'entrée (accès direct à la périphérie)
PED	0 à 65532	0 à 65532	0 à 65532	Double mot de périphérie d'entrée (accès direct à la périphérie)
T	0 à 255	0 à 255	0 à 255	Temporisation
Z	0 à 255	0 à 255	0 à 255	Compteur

Constante	Plage de valeurs	Description
B (b1, b2)	—	Constante, 2 ou 4 octets
B (b1, b2, b3, b4)	—	Constante, 2 ou 4 octets
D#	—	Constante date CEI
Date	—	Constante date CEI
L#	—	Constante entière 32 bits
Entier	—	Constante entière 32 bits
P# Pointer de bit	—	Constante de pointage
S5T#	—	Constante de temps *)
Temps	—	Constante de temps
T#	—	Constante de temps
Temps	—	Constante de temps
TOD#	—	Constante de temps CEI
Temps	—	Constante de temps CEI
C#	—	Constante de comptage
Val. comptage	—	Constante de comptage (codée DCB)
2#n	—	Constante binaire
W#16#	—	Constante hexadécimale
DW#16#	—	Constante hexadécimale

*) sert à charger une temporisation S7

Notes personnelles :

Abréviations

Abrévia- tion	Signification	Exemple
k8	Constante 8 bits 0 à 255	32
k16	Constante 16 bits 0 à 65 535	62 531, 0010 0111 0010 1100
k 32	Constante 32 bits 0 à 4 294 967 295	127 624
i8	Entier 8 bits -128 à +127	-113
i16	Entier 16 bits -32768 à +32767	+6523
i32	Entier 32 bits - 2 147 483 648 à +2 147 483 647	-2 222 222
m	Constante de pointage (pointeur)	P#240.3
n	Constante binaire	1001 1100
p	Constante hexadécimale	EA12
REPERE	Adresse symbolique de saut (4 lettres maxi.	DEST

Abrévia- tion	Signification	Exemple
a	Adresse d'octet	
b	Adresse de bit	
c	Zone d'opérande	E, A, M, L, DBX, DIX
d	Adresse dans : MD, DBD, DID ou LD	
e	Numéro dans : MW, DBW, DIW ou LW	
f	N° de tempo./compteur	
g	Zone d'opérande	EB, AB, PEB, MB, LB, DBB, DIB
h	Zone d'opérande	EW, AW, PEW, MW, LW, DBW, DIW
i	Zone d'opérande	ED, AD, PED, MD, LD, DBD, DID
q	N° de bloc	

Les abréviations ci-dessus sont utilisées dans la liste des opérations.

Registres

ACCU1 à ACCU4 (32 bits)

Les ACCU sont des registres permettant de traiter des octets, mots ou doubles mots. Il est en outre possible de charger et de combiner des opérandes dans les ACCU. Le résultat de l'opération se trouve toujours dans l'ACCU1, d'où il peut être transféré dans une cellule mémoire.

Les ACCU ont une longueur de 32 bits.

Désignation :

ACCU	Bits
ACCU _x (x = 1 à 4)	Bits 0 à 31
ACCU _x -L	Bits 0 à 15
ACCU _x -H	Bits 16 à 31
ACCU _x -LL	Bits 0 à 7
ACCU _x -LH	Bits 8 à 15
ACCU _x -HL	Bits 16 à 23
ACCU _x -HH	Bits 24 à 31

Mot d'état (16 bits)

Les informations indiquées dans le mot d'état sont évaluées ou mises à 1 par les opérations.

Le mot d'état a une longueur de 16 bits.

Bit	Affectation	Signification
0	/PI	Première interrogation
1	RLG	Résultat logique de la dernière opération
2	ETAT	Etat
3	OU	Ou (ET avant OU)
4	DM	Débordement mémorisé
5	DEB	Débordement
6	BI 0	Bit indicateur 0
7	BI 1	Bit indicateur 1
8	RB	Résultat binaire
9 à 15	vacant	—

Registres (suite)

Registres d'adresses AR1 et AR2 (32 bits)

Les registres d'adresses renferment les pointeurs intrazones ou interzones pour les opérations utilisant l'adressage indirect par registre. Les registres d'adresses ont une longueur de 32 bits.

Les pointeurs intrazones ou interzones présentent la structure suivante :

- Pointeur intrazone :

00000000 00000bbb bbbbbbbb bbbbxxxx

- Pointeur interzone :

yyyyyyyyy 00000bbb bbbbbbbb bbbbxxxx

Légende : b Adresse d'octet
 x Numéro de bit
 y Identifiant de zone (cf. chapitre "Exemples d'adressage")

Exemples d'adressage

Exemples d'adressage	Description
Adressage immédiat	
L +27	Charger la constante entière de 16 bits "27" dans ACCU1
L L#-1	Charger la constante entière de 32 bits "-1" dans ACCU1
L 2#1010101010101010	Charger la constante binaire dans ACCU1
L DW#16#A0F0BCFD	Charger la constante hexadécimale dans ACCU1
L 'FIN'	Charger caractères ASCII dans ACCU1
L T#500 ms	Charger valeur de tempo. dans ACCU1
L C#100	Charger valeur de comptage dans ACCU1
L B#(100,12)	Charger constante sous forme de 2 octets
L B#(100,12,50,8)	Charger constante sous forme de 4 octets
L P#10.0	Charger pointeur intrazone dans ACCU1
L P#E20.6	Charger pointeur interzone dans ACCU1
L -2.5	Charger nombre réel dans ACCU1
L D#1998-06-18	Charger la date
L TOD 13:20:33.125	Charger l'heure du jour
Adressage direct	
U E 0.0	Combinaison ET du bit d'entrée 0.0
L EB 1	Charger octet d'entrée 1 dans ACCU1
L EW 0	Charger mot d'entrée 0 dans ACCU1
L ED 0	Charger double mot d'entrée dans ACCU1

Exemples d'adressage	Description
Adressage indirect temporisation / compteur	
SI T [LW 8]	Lancer temporisation; n° tempo. dans mot de données locales 8
ZV Z [LW 10]	Lancer compteur; n° compteur dans mot de données locales 10
Adressage intrazone indirect en mémoire	
U E [LD 12] Exemple : L P#22.2 T LD 12 U E [LD 12]	Opération ET : l'adresse de l'entrée figure comme pointeur dans le double mot de données locales 12
U E [DBD 1]	Opération ET : l'adresse de l'entrée figure comme pointeur dans le double mot de données 1 du DB ouvert
U A [DID 1]	Opération ET : l'adresse de la sortie figure comme pointeur dans le double mot de données 12 du DB d'instance ouvert
U A [MD 12]	Opération ET : l'adresse de la sortie figure comme pointeur dans le double mot de mémentos 12

Exemples d'adressage (suite)

Exemples d'adressage		Description	
Adressage intrazone indirect par registre			
U E [AR1,P#12.2]	Opération ET : l'adresse de l'entrée est égale à la somme "valeur pointeur dans registre d'adresse 1 + pointeur P#12.2"		
Adressage interzone indirect par registre			
En cas d'adressage interzone indirect par registre, l'adresse doit comporter un identifiant de zone. L'adresse figure dans le registre d'adresse. Les identifiants de zone suivants existent :			
Identifiant de zone	Code		Zone
	binaire	hexa.	
P	1000 0000	80	Zone de périphérie
E	1000 0001	81	Zone d'entrée
A	1000 0010	82	Zone de sortie
M	1000 0011	83	Zone de mémentos
DB	1000 0100	84	Zone de données
DI	1000 0101	85	Zone de données d'instance
L	1000 0110	86	Zone de données locales
VL	1000 0111	87	Zone de données locales précédente (accès aux données locales du bloc appelant)

Exemples d'adressage		Description
Adressage interzone indirect par registre (suite)		
L B [AR1,P#8.0]	Charger octet dans ACCU1 : l'adresse est égale à la somme "valeur pointeur dans registre d'adresse 1 + pointeur P#8.0"	
U [AR1,P#32.3]	Opération ET : l'adresse de l'opérande est égale à la somme "valeur pointeur dans registre d'adresse 1 + pointeur P#32.3"	
Adressage par paramètre		
U Paramètre	L'opérande est adressé au moyen d'un paramètre	

Exemples de calcul du pointeur

- Cas où la somme des adresses de bits est ≤ 7 :
LAR1 P#8.2
U E [AR1,P#10.2]
Résultat : l'adressage concerne l'entrée 18.4
(par addition respective des adresses d'octets et de bits)
- Cas où la somme des adresses de bits est > 7 :
L P#10.5
LAR1
U E [AR1,P#10.7]
Résultat : l'adressage concerne l'entrée 21.4 (par addition respective des adresses d'octets et de bits et transfert de la retenue)

Opérations combinatoires sur bits

U/UN

Opération	Opérande	Signification
U/UN		ET/ET NON
	E/A a.b	entrée / sortie
	M a.b	mémonto
	L a.b	bit de donnée locale
	DBX a.b	bit de donnée
	DIX a.b	bit de donnée d'instance
	c [d]	adressage intrazone indirect en mémoire
	c [AR1,m]	adressage intrazone indir. par registre (AR1)
	c [AR2,m]	adressage intrazone indir. par registre (AR2)
	[AR1,m]	adressage interzone (AR1)
	[AR2,m]	adressage interzone (AR2)
	Paramètre	adressage par paramètre

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	oui	-	oui	oui
L'opération influence :	-	-	-	-	-	oui	oui	oui	1

Toutes les opérations combinatoires (OC) fournissent un résultat logique (RLG nouveau).
 La première OC d'une séquence d'opérations fournit le RLG nouveau à partir de l'état de signal interrogé.
 Les OC suivantes forment alors le RLG nouveau à partir de l'état de signal interrogé et du RLG ancien.
 La séquence d'OC se termine par une opération qui délimite le RLG (ex. opération de mémorisation).

Opérations combinatoires sur bits (suite)

O/ON

Opération	Opérande	Signification
O/ON		OU/OU NON
	E/A a.b	entrée / sortie
	M a.b	mémento
	L a.b	bit de donnée locale
	DBX a.b	bit de donnée
	DIX a.b	bit de donnée d'instance
	c [d]	adressage intrazone indirect en mémoire
	c [AR1,m]	adressage intrazone indir. par registre (AR1)
	c [AR2,m]	adressage intrazone indir. par registre (AR2)
	[AR1,m]	adressage interzone (AR1)
	[AR2,m]	adressage interzone (AR2)
	Paramètre	adressage par paramètre

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	oui	oui
L'opération influence :	-	-	-	-	-	0	oui	oui	1

Opérations combinatoires sur bits (suite)

X/XN

Opération	Opérande	Signification
X/XN		OU EXCLUSIF/ OU EXCLUSIF NON
	E/A a.b	entrée / sortie
	M a.b	mémento
	L a.b	bit de donnée locale
	DBX a.b	bit de donnée
	DIX a.b	bit de donnée d'instance
	c [d]	adressage intrazone indirect en mémoire
	c [AR1,m]	adressage intrazone indir. par registre (AR1)
	c [AR2,m]	adressage intrazone indir. par registre (AR2)
	[AR1,m]	adressage interzone (AR1)
	[AR2,m]	adressage interzone (AR2)
	Paramètre	adressage par paramètre

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	oui	oui
L'opération influence :	-	-	-	-	-	0	oui	oui	1

Opérations combinatoires avec expressions entre parenthèses

U(, UN(, O(, ON(, X(, XN(,

Opé- ration	Opérande	Signification
U(ET ouvrir une parenthèse
UN(ET NON ouvrir une parenthèse
O(OU ouvrir une parenthèse
ON(OU NON ouvrir une parenthèse
X(OU EXCLUSIF ouvrir une parenthèse
XN(OU EXCLUSIF NON ouvrir une parenthèse

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	-	-	oui	-	oui	oui
L'opération influence :	-	-	-	-	-	0	1	-	0

Sauvegarde des bits RLG, OU et d'un identifiant de fonction (U, UN, ...) dans la pile de parenthèses. Chaque bloc peut comporter jusqu'à 7 niveaux de parenthèses. Après "Fermer la parenthèse", le RLG sauvegardé est combiné avec le RLG actuel, en fonction de l'identifiant de fonction; le OU actuel est écrasé par le OU sauvegardé.

Opérations combinatoires avec expressions entre parenthèses (suite)

)

Opé- ration	Opérande	Signification
)		Fermer la parenthèse, retirer une introduction de la pile de parenthèses.

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	-	-	-	-	-	-	-	oui	-
L'opération influence :	-	-	-	-	-	oui	1	oui	1

Sauvegarde des bits RLG, OU et d'un identifiant de fonction (U, UN, ...) dans la pile de parenthèses. Chaque bloc peut comporter jusqu'à 7 niveaux de parenthèses. Après "Fermer la parenthèse", le RLG sauvegardé est combiné avec le RLG actuel, en fonction de l'identifiant de fonction; le OU actuel est écrasé par le OU sauvegardé.

Combinaison OU de fonctions ET

O

Opé- ration	Opérande	Signification
O		Combinaison OU de fonctions ET selon la règle : ET avant OU.

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	-	-	-	-	oui	oui
L'opération influence :	-	-	-	-	-	oui	1	-	oui

Les fonctions ET sont combinées selon une fonction OU en observant la règle : ET avant OU.

Opérations combinatoires sur temporisations et compteurs

U/UN

Opération	Opérande	Signification
U/UN		ET/ET NON
	T f	temporisation
	T [e]	temporisation, adressage indirect en mémoire
	Z f	compteur
	Z [e]	compteur, adressage indirect en mémoire
	Paramètre temporisateur	temporisateur / compteur
	Paramètre compteur	(adressage par paramètre)

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	-	-	-	-	-	oui	-	oui	oui
L'opération influence :	-	-	-	-	-	oui	oui	oui	1

Scrutation de l'état du signal du compteur / temporisateur adressé et combinaison du résultat avec le RLG conformément à l'opération.

Opérations combinatoires sur temporisations et compteurs (suite)

O/ON

Opé- ration	Opérande	Signification
O/ON		OU/OU NON
	T f	temporisation
	T [e]	temporisation, adressage indirect en mémoire
	Z f	compteur
	Z [e]	compteur, adressage indirect en mémoire
	Paramètre temporisateur	temporisateur / compteur
	Paramètre compteur	(adressage par paramètre)

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	-	-	-	-	-	-	-	oui	oui
L'opération influence :	-	-	-	-	-	0	oui	oui	1

Scrutation de l'état du signal du compteur / temporisateur adressé et combinaison du résultat avec le RLG conformément à l'opération.

Opérations combinatoires sur temporisations et compteurs (suite)

X/XN

Opération	Opérande	Signification
X/XN		OU EXCLUSIF/ OU EXCLUSIF NON
	T f	temporisation
	T [e]	temporisation, adressage indirect en mémoire
	Z f	compteur
	Z [e]	compteur, adressage indirect en mémoire
	Paramètre temporisateur Paramètre compteur	OU EXCLUSIF temporisateur / compteur (adressage par paramètre)

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	-	-	-	-	oui	oui
L'opération influence :	-	-	-	-	-	0	oui	oui	1

Scrutation de l'état du signal du compteur / temporisateur adressé et combinaison du résultat avec le RLG conformément à l'opération.

Opérations combinatoires sur le contenu de l'ACCU1

UW, OW, XOW, UD, OD, XOD

Opération	Opérande	Signification
UW		ET ACCU2-L
UW	W#16#p	ET constante 16 bits
OW		OU ACCU2-L
OW	W#16#p	OU constante 16 bits
XOW		OU EXCLUSIF ACCU2-L
XOW	W#16#p	OU EXCLUSIF constante 16 bits
UD		ET ACCU2
UD	DW#16#p	ET constante 32 bits
OD		OU ACCU2
OD	DW#16#p	OU constante 32 bits
XOD		OU EXCLUSIF ACCU2
XOD	DW#16#p	OU EXCLUSIF constante 32 bits

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	oui	0	0	-	-	-	-	-

Combinaison du contenu de l'ACCU1 ou de l'ACCU1-L avec un mot ou un double mot selon l'opération correspondante. Le mot ou le double mot est soit indiqué comme opérande de l'opération, soit indiqué dans l'ACCU2. Le résultat est inscrit dans l'ACCU1 ou dans l'ACCU1-L.

Opérations combinatoires sur bits indicateurs

U/UN, O/ON, X/XN

Opé- ration	Opérande	Signification
U/UN		ET/ET NON
O/ON		OU/OU NON
X/XN		OU EXCLUSIF/OU EXCLUSIF NON
	== 0	Résultat = 0 (BI1 = 0 et BI0 = 0)
	> 0	Résultat > 0 (BI1 = 1 et BI0 = 0)
	< 0	Résultat < 0 (BI1 = 0 et BI0 = 1)
	<> 0	Résultat ≠ 0 ((BI1 = 0 et BI0 = 1) ou (BI1 = 1 et BI0 = 0))
	<= 0	Résultat <= 0 ((BI1 = 0 et BI0 = 1) ou (BI1 = 0 et BI0 = 0))
	>= 0	Résultat >= 0 ((BI1 = 1 et BI0 = 0) ou (BI1 = 0 et BI0 = 0))

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	oui	oui	-	-	oui	-	oui	oui
L'opération influence :	-	-	-	-	-	oui	oui	oui	1

Toutes les opérations combinatoires (OC) fournissent un résultat logique (RLG nouveau).
 La première OC d'une séquence d'opérations fournit le RLG nouveau à partir de l'état de signal interrogé.
 Les OC suivantes forment alors le RLG nouveau à partir de l'état de signal interrogé et du RLG ancien.
 La séquence d'OC se termine par une opération qui délimite le RLG (ex. opération de mémorisation).

Opérations combinatoires sur bits indicateurs (suite)

U/UN, O/ON, X/XN

Opération	Opérande	Signification
U/UN		ET/ET NON
O/ON		OU/OU NON
X/XN		OU EXCLUSIF/OU EXCLUSIF NON
	UO	opération arithmétique "unordered" (non autorisée) (BI1 = 1 et BI0 = 1)
	OS	ET DM = 1
	BIE	ET RB = 1
	OV	ET DEB = 1

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	oui	oui	oui	oui	oui	oui	-	oui	oui
L'opération influence :	-	-	-	-	-	oui	oui	oui	1

Opérations sur les fronts

FP/FN

Opé- ration	Opérande	Signification
FP/FN	E/A a.b	Signale un front montant / descendant
	M a.b	par RLG = 1.
	L a.b *)	Le memento auxiliaire de front est le
	DBX a.b	bit adressé dans l'opération,
	DIX a.b	
	c [d]	
	c [AR1,m]	
	c [AR2,m]	
	[AR1,m]	
	[AR2,m]	
	Paramètre	

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	-	-	-	-	-	-	-	oui	-
L'opération influence :	-	-	-	-	-	0	oui	oui	1

L'état actuel du RLG est comparé à l'état de l'opérande, c'est-à-dire du "memento de front".

L'opération FP reconnaît un front montant de "0" à "1"; l'opération FN un front descendant de "1" à "0".

- *) N'est pas utile si le bit à surveiller se trouve dans la mémoire image (les données locales d'un bloc n'étant valables que pour le temps de son exécution).

Mettre à "1" / "0" un bit opérande

S, R,

Opé- ration	Opérande	Signification
S		mise à "1" du bit adressé
R		mise à "0" du bit adressé
	E/A a.b	entrée / sortie
	M a.b	mémento
	L a.b	bit de donnée locale
	DBX a.b	bit de donnée
	DIX a.b	bit de donnée d'instance
	c [d]	adressage intrazone indirect en mémoire
	c [AR1,m]	adressage intrazone indir. par registre (AR1)
	c [AR2,m]	adressage intrazone indir. par registre (AR2)
	[AR1,m]	adressage interzone (AR1)
	[AR2,m]	adressage interzone (AR2)
	Paramètre	adressage par paramètre

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	oui	-
L'opération influence :	-	-	-	-	-	0	oui	-	0

Affectation de la valeur "1" ou "0" à l'opérande adressé, si RLG = 1.

Attention ! Les opérations dépendent du MCR.

Mettre à "1" / "0" un bit opérande (suite)

=

Opé- ration	Opérande	Signification
=		Affectation du RLG à
	E/A a.b	entrée / sortie
	M a.b	mémonto
	L a.b	bit de donnée locale
	DBX a.b	bit de donnée
	DIX a.b	bit de donnée d'instance
	c [d]	adressage intrazone indirect en mémoire
	c [AR1,m]	adressage intrazone indir. par registre (AR1)
	c [AR2,m]	adressage intrazone indir. par registre (AR2)
	[AR1,m]	adressage interzone (AR1)
	[AR2,m]	adressage interzone (AR2)
	Paramètre	adressage par paramètre

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	oui	-
L'opération influence :	-	-	-	-	-	0	oui	-	0

La valeur de RLG est inscrite dans l'opérande adressé.

Attention ! Les opérations dépendent du MCR.

Opérations influençant directement le RLG

CLR, SET,

Opé- ration	Opérande	Signification
CLR		Mise à "0" du RLG

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	0	0	0	0

Opé- ration	Opérande	Signification
SET		Mise à "1" du RLG

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	0	1	1	0

Les opérations ci-dessus agissent directement sur le RLG.

Opérations influençant directement le RLG (suite)

NOT, SAVE

Opé- ration	Opérande	Signification
NOT		Négation du RLG

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	oui	-	oui	-
L'opération influence :	-	-	-	-	-	-	1	oui	-

Opé- ration	Opérande	Signification
SAVE		Sauvegarde du RLG dans bit RB

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	oui	-
L'opération influence :	oui	-	-	-	-	-	-	-	-

Les opérations ci-dessus agissent directement sur le RLG.

Opérations de temporisation

SI, SV, SE, SS,

Opération	Opérande	Signification
SI	T f	Lancement d'une temporisation sous forme d'impulsion après un front montant
	T [e]	
	Par. tempo.	
SV	T f	Lancement d'une temporisation sous forme d'impulsion prolongée après un front montant
	T [e]	
	Par. tempo.	
SE	T f	Lancement d'une temporisation sous forme de retard à la montée après un front montant
	T [e]	
	Par. tempo.	
SS	T f	Lancement d'une temporisation sous forme de retard à la montée mémorisé après un front montant
	T [e]	
	Par. tempo.	

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	oui	-
L'opération influence :	-	-	-	-	-	0	-	-	0

Lancement et mise à "0" d'une temporisation. La durée de la temporisation est indiquée dans l'ACCU1-L. Les opérations sont déclenchées sur le front du RLG. C'est-à-dire que si le RLG change d'état entre deux appels consécutifs, la temporisation est lancée.

Opérations de temporisation (suite)

SA, FR, R

Opération	Opérande	Signification
SA	T f	Lancement d'une temporisation sous forme de retard à la retombée après un front descendant
	T [e]	
	Par. tempo.	
FR	T f	Validation d'une temporisation pour un nouveau lancement après un front montant (effacement du memento de front pour le lancement de la temporisation)
	T [e]	
	Par. tempo.	
R	T f	Remise à "0" d'une temporisation
	T [e]	
	Par. tempo.	

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	oui	-
L'opération influence :	-	-	-	-	-	0	-	-	0

Lancement et mise à "0" d'une temporisation. La durée de la temporisation est indiquée dans l'ACCU1-L. Les opérations sont déclenchées sur le front du RLG. C'est-à-dire que si le RLG change d'état entre deux appels consécutifs, la temporisation est lancée.

Opérations de comptage

S, R, ZV, ZR, FR

Opé- ration	Opérande	Signification
S	Z f	Positionnement d'un compteur après un front montant
	Z [e]	
	Par. compteur	
R	Z f	Remise à "0" d'un compteur pour RLG = "1"
	Z [e]	
	Par. compteur	
ZV	Z f	Incréméntation de 1 du compteur sur un front montant
	Z [e]	
	Par. compteur	
ZR	Z f	Décréméntation de 1 du compteur sur un front montant
	Z [e]	
	Par. compteur	
FR	Z f	Validation du compteur après un front montant (effacement du memento de front pour le comptage, le décomptage et la mise à "1" d'un compteur)
	Z [e]	
	Par. compteur	

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	oui	-
L'opération influence :	-	-	-	-	-	0	-	-	0

La valeur de comptage se trouve dans l'ACCUI-L sous forme de code DCB (0 - 999).

Opérations de chargement

L

Opé- ration	Opérande	Signification
L		Charger ...
	EB a	octet d'entrée
	AB a	octet de sortie
	PEB a	octet d'entrée de périphérie
	MB a	octet de mémentos
	LB a	octet de données locales
	DBB a	octet de données
	DIB a	octet de données d'instance ... dans l'ACCU1
	g [d]	adressage intrazone indirect en mémoire
	g [AR1,m]	adressage intrazone indir. par registre (AR1)
	g [AR2,m]	adressage intrazone indir. par registre (AR2)
	B[AR1,m]	adressage interzone (AR1)
	B[AR2,m]	adressage interzone (AR2)
Paramètre	adressage par paramètre	

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Chargement de l'opérande dans l'ACCU1. Auparavant, l'ancien contenu de l'ACCU1 est sauvegardé dans l'ACCU2. Le mot d'état n'est pas influencé.

Opérations de chargement (suite)

L

Opé- ration	Opérande	Signification
L		Charger ...
	EW a	mot d'entrée
	AW a	mot de sortie
	PEW a	mot d'entrée de périphérie
	MW a	mot de mementos
	LW a	mot de données locales
	DBW a	mot de données
	DIW a	mot de données d'instance ... dans l'ACCU1-L
	h [d]	adressage intrazone indirect en mémoire
	h [AR1,m]	adressage intrazone indir. par registre (AR1)
h [AR2,m]	adressage intrazone indir. par registre (AR2)	
W[AR1,m]	adressage interzone (AR1)	
W[AR2,m]	adressage interzone (AR2)	
Paramètre	adressage par paramètre	

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Opérations de chargement (suite)

L

Opé- ration	Opérande	Signification
L		Charger ...
	ED a	double mot d'entrée
	AD a	double mot de sortie
	PED a	double mot d'entrée de périphérie
	MD a	double mot de mémentos
	LD a	double mot de données locales
	DBD a	double mot de données
	DID a	double mot de données d'instance ... dans l'ACCU1
	i [d]	adressage intrazone indirect en mémoire
	i [AR1,m]	adressage intrazone indir. par registre (AR1)
	i [AR2,m]	adressage intrazone indir. par registre (AR2)
	D[AR1,m]	adressage interzone (AR1)
	D[AR2,m]	adressage interzone (AR2)
Paramètre	adressage par paramètre	

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Opérations de chargement (suite)

L

Opé- ration	Opérande	Signification
L		Charger ...
	k8	constante 8 bits dans l'ACCU1-LL
	k16	constante 16 bits dans l'ACCU1-L
	k32	constante 32 bits dans l'ACCU1
	Paramètre	Charger constante dans l'ACCU1 (adressage par paramètre)
L	2#n	Charger constante binaire 16 bits dans l'ACCU1-L
		Charger constante binaire 32 bits dans l'ACCU1
	B#16#p	Charger constante hexadécimale 8 bits dans l'ACCU1-L
L	W#16#p	Charger constante hexadécimale 16 bits dans l'ACCU1-L
	DW#16#p	Charger constante hexadécimale 32 bits dans l'ACCU1

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Opérations de chargement (suite)

L

Opé- ration	Opérande	Signification
L	'x'	Charger 1 caractère
	'xx'	Charger 2 caractères
	'xxx'	Charger 3 caractères
	'xxxx'	Charger 4 caractères
L	D# date	Charger date CEI
L	S5T# temps	Charger constante de temps S7 (16 bits)
L	TOD# heure jour	Charger constante de temps CEI
L	T# temps	Charger constante de temps 16 bits
		Charger constante de temps 32 bits
L	C# compteur	Charger constante de comptage (codée DCB)
L	B# (b1, b2)	Charger constante sous forme d'octet (o1, o2)
	B# (b1, b2, b3, b4)	Charger constante sous forme de 4 octets (o1, o2, o3, o4)
L	P# pointeur de bit	Charger pointeur de bit
L	L# entier	Charger constante entière 32 bits
L	Nombre réel	Charger nombre à virgule flottante

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Opérations de chargement sur temporisations et compteurs

L, LC

Opé- ration	Opérande	Signification
L	T f T (e)	Charger valeur de temporisation
	Par. tempo	Charger valeur de temporisation (adressage par paramètre)
L	Z f Z (e)	Charger valeur de comptage
	Par. compteur	Charger valeur de comptage (adressage par paramètre)
LC	T f T (e)	Charger valeur de temporisation codée DCB
	Par. tempo	Charger valeur de temporisation codée DCB (adressage par paramètre)
LC	Z f Z (e)	Charger valeur de comptage codée DCB
	Par. compteur	Charger valeur de comptage codée DCB (adressage par paramètre)

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Chargement d'une valeur de temporisation ou de comptage dans l'ACCU1. Auparavant, le contenu de l'ACCU1 est transféré dans l'ACCU2. Le mot d'état n'est pas influencé.

Opérations de transfert

T

Opération	Opérande	Signification
T		Transfert du contenu de l'ACCU1-LL dans ...
	EB a	octet d'entrée
	AB a	octet de sortie
	PAB a	octet de sortie de périphérie
	MB a	octet de mémentos
	LB a	octet de données locales
	DBB a	octet de données
	DIB a	octet de données d'instance
	g [d]	adressage intrazone indirect en mémoire
	g [AR1,m]	adressage intrazone indir. par registre (AR1)
	g [AR2,m]	adressage intrazone indir. par registre (AR2)
	B[AR1,m]	adressage interzone (AR1)
	B[AR2,m]	adressage interzone (AR2)
Paramètre	adressage par paramètre	

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Transfert du contenu de l'ACCU1 dans l'opérande adressé. Tenir compte de la dépendance du MCR. Le mot d'état n'est pas influencé.

Opérations de transfert (suite)

T

Opération	Opérande	Signification
T		Transfert du contenu de l'ACCU1-L dans ...
	EW a	mot d'entrée
	AW a	mot de sortie
	PAW a	mot de sortie de périphérie
	MW a	mot de mémentos
	LW a	mot de données locales
	DBW a	mot de données
	DIW a	mot de données d'instance
	h [d]	adressage intrazone indirect en mémoire
	h [AR1,m]	adressage intrazone indir. par registre (AR1)
	h [AR2,m]	adressage intrazone indir. par registre (AR2)
	W[AR1,m]	adressage interzone (AR1)
	W[AR2,m]	adressage interzone (AR2)
Paramètre	adressage par paramètre	

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Opérations de transfert (suite)

T

Opé- ration	Opérande	Signification
T		Transfert du contenu de l'ACCU1 dans ...
	ED a	double mot d'entrée
	AD a	double mot de sortie
	PAD a	double mot de sortie de périphérie
	MD a	double mot de mémentos
	LD a	double mot de données locales
	DBD a	double mot de données
	DID a	double mot de données d'instance
	i [d]	adressage intrazone indirect en mémoire
	i [AR1,m]	adressage intrazone indir. par registre (AR1)
	i [AR2,m]	adressage intrazone indir. par registre (AR2)
	D[AR1,m]	adressage interzone (AR1)
	D[AR2,m]	adressage interzone (AR2)
	Paramètre	adressage par paramètre

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Opérations de chargement et de transfert sur les registres d'adresses

LAR1, LAR2

Opé- ration	Opérande	Signification
LAR1	-	Charger contenu de ... ACCU1
	AR2	registre d'adresses 2
	DBD a	double mot de données
	DID a	double mot de données d'instance
	m	constante 32 bits comme pointeur
	LD a	double mot de données locales
	MD a	double mot de mémentos ... dans AR1
LAR2	-	Charger contenu de ... ACCU1
	DBD a	double mot de données
	DID a	double mot de données d'instance
	m	constante 32 bits comme pointeur
	LD a	double mot de données locales
	MD a	double mot de mémentos ... dans AR2

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Chargement d'un double mot issu d'une mémoire ou d'un registre dans le registre d'adresses 1 (AR1) ou 2 (AR2).

Le mot d'état n'est pas influencé.

Opérations de chargement et de transfert sur les registres d'adresses

TAR1, TAR2, TAR

(suite)

Opération	Opérande	Signification
TAR1	-	Transfert contenu AR1 dans ... ACCU1
	AR2	registre d'adresses 2
	DBD a	double mot de données
	DID a	double mot de données d'instance
	m	constante 32 bits comme pointeur
	LD a	double mot de données locales
	MD a	double mot de mémentos
TAR2	-	Transfert contenu AR2 dans ... ACCU1
	DBD a	double mot de données
	DID a	double mot de données d'instance
	m	constante 32 bits comme pointeur
	LD a	double mot de données locales
		MD a
TAR		Permuter le contenu de AR1 et AR2

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Transfert d'un double mot de AR1 ou de AR2 dans une mémoire ou un registre. Auparavant, le contenu de l'ACCU1 est transféré dans l'ACCU2. Le mot d'état n'est pas influencé.

Opérations de chargement et de transfert sur le mot d'état

L STW, T STW

Opé- ration	Opérande	Signification
L	STW	Charger mot d'état dans ACCU1

T	STW	Transférer ACCU1 (bits 0 à 8) dans le mot d'état
---	-----	--

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	oui	oui	oui	oui	oui	oui	oui	oui	oui
L'opération influence :	-	-	-	-	-	-	-	-	-

T	STW	Transférer ACCU1 (bits 0 à 8) dans le mot d'état
---	-----	--

Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	oui	oui	oui	oui	oui	oui	oui	oui	oui

Opérations de chargement des numéros de DB et des longueurs de DB

L

Opé- ration	Opérande	Signification
L	DBNO	Charger numéro du bloc de données
L	DINO	Charger numéro du bloc de données d'instance
L	DBLG	Charger longueur du bloc de données en octets
L	DILG	Charger longueur du bloc de données d'instance en octets

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Charger le numéro / la longueur d'un bloc de données dans l'ACCU1. L'ancien contenu de l'ACCU1 est sauvegardé dans l'ACCU2. Les indicateurs ne sont pas influencés.

Notes personnelles :

Opérations arithmétiques sur nombres à virgule fixe (16 bits)

+I, -I, *I, /I

Opé- ration	Opérande	Signification
+I		Addition de 2 nombres entiers (16 bits) $(\text{ACCU1-L}) = (\text{ACCU2-L}) + (\text{ACCU1-L})$
-I		Soustraction de 2 nombres entiers (16 bits) $(\text{ACCU1-L}) = (\text{ACCU2-L}) - (\text{ACCU1-L})$
*I		Multiplication de 2 nombres entiers (16 bits) $(\text{ACCU1}) = (\text{ACCU2-L}) * (\text{ACCU1-L})$
/I		Division de 2 nombres entiers (16 bits) $(\text{ACCU1-L}) = (\text{ACCU2-L}) : (\text{ACCU1-L})$ Le reste de la division est inscrit dans l'ACCU1-H

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	oui	oui	oui	oui	-	-	-	-

Opérations arithmétiques sur deux nombres de 16 bits. Le résultat est inscrit dans l'ACCU1 ou dans l'ACCU1-L. Puis l'ACCU3 et l'ACCU4 sont transférés dans l'ACCU2 et l'ACCU3.

Opérations arithmétiques sur nombres à virgule fixe (32 bits)

+D, -D, *D, /D, MOD

Opération	Opérande	Signification
+D		Addition de 2 nombres entiers (32 bits) (ACCU1) = (ACCU2) + (ACCU1)
-D		Soustraction de 2 nombres entiers (32 bits) (ACCU1) = (ACCU2) - (ACCU1)
*D		Multiplication de 2 nombres entiers (32 bits) (ACCU1) = (ACCU2) * (ACCU1)
/D		Division de 2 nombres entiers (32 bits) (ACCU1) = (ACCU2) : (ACCU1)
MOD		Division de 2 entiers (32 bits) et chargement du reste de la division dans l'ACCU1 : (ACCU1 = reste de [(ACCU2) : (ACCU1)])

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	oui	oui	oui	oui	-	-	-	-

Opérations arithmétiques sur deux nombres de 32 bits. Le résultat est inscrit dans l'ACCU1.
Puis l'ACCU3 et l'ACCU4 sont transférés dans l'ACCU2 et l'ACCU3.

Opérations arithmétiques sur nombres à virgule flottante (32 bits)

+R, -R, *R, /R

Opération	Opérande	Signification
+R		Addition de 2 nombres réels (32 bits) (ACCU1) = (ACCU2) + (ACCU1)
-R		Soustraction de 2 nombres réels (32 bits) (ACCU1) = (ACCU2) - (ACCU1)
*R		Multiplication de 2 nombres réels (32 bits) (ACCU1) = (ACCU2) * (ACCU1)
/R		Division de 2 nombres réels (32 bits) (ACCU1) = (ACCU2) : (ACCU1)

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	oui	oui	oui	oui	-	-	-	-

Le résultat des opérations arithmétiques est inscrit dans l'ACCU1.

Opérations arithmétiques sur nombres à virgule flottante (32 bits)

NEGR, ABS

(suite)

Opé- ration	Opérande	Signification
NEGR		Négation d'un nombre réel dans l'ACCU1
ABS		Formation de la valeur absolue du nombre réel dans l'ACCU1

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Le résultat des opérations arithmétiques est inscrit dans l'ACCU1.

Racine carrée, puissance de 2 (32 Bits)

SQRT, SQR

Opé- ration	Opérande	Signification
SQRT		Calcul de la racine carrée du nombre réel se trouvant dans l'ACCU1
SQR		Former le carré du nombre réel se trouvant dans l'ACCU1

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	oui	oui	oui	oui	-	-	-	-

Le résultat de l'opération est inscrit dans l'ACCU1.
L'opération SQRT est interruptible par une alarme.

Fonctions logarithmiques (32 Bits)

LN, EXP

Opération	Opérande	Signification
LN		Forme le logarithme naturel du nombre réel se trouvant dans l'ACCU1
EXP		Calcule la valeur exponentielle en base e (= 2,71828) du nombre réel se trouvant dans l'ACCU1

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	oui	oui	oui	oui	-	-	-	-

Le résultat de la fonction logarithmique est inscrit dans l'ACCU1.
Les opérations sont interruptibles par une alarme.

Fonctions trigonométriques (32 Bits)

SIN, ASIN, COS, ACOS, TAN, ATAN

Opé- ration	Opérande	Signification
SIN		Calcule le sinus du nombre réel
ASIN		Calcule l'arc sinus du nombre réel
COS		Calcule le cosinus du nombre réel
ACOS		Calcule l'arc cosinus du nombre réel
TAN		Calcule la tangente du nombre réel
ATAN		Calcule l'arc tangente du nombre réel

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	oui	oui	oui	oui	-	-	-	-

Le résultat de l'opération est inscrit dans l'ACCU1.
Les opérations sont interruptibles par une alarme.

Addition de constantes

+

Opé- ration	Opérande	Signification
+	i8	Addition d'une constante entière 8 bits
+	i16	Addition d'une constante entière 16 bits
+	i32	Addition d'une constante entière 32 bits

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Addition de constantes entières à l'ACCU1. Le mot d'état n'est pas influencé.

Addition du registre d'adresses

+AR1, +AR2

Opé- ration	Opérande	Signification
+AR1		Addition du contenu de l'ACCU1-L au AR1
+AR1	m (0 à 4095)	Addition d'une constante de pointage au AR1
+AR2		Addition du contenu de l'ACCU1-L au AR2
+AR2	m (0 à 4095)	Addition d'une constante de pointage au AR2

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Addition d'un entier 16 bits au contenu du registre d'adresses. La valeur est indiquée dans l'opération ou dans l'ACCU1-L. Le mot d'état n'est pas influencé.

Opérations de comparaison (nombres entiers 16 bits)

==|, <>|, <|, <=|, >|, >=|

Opé- ration	Opérande	Signification
==		ACCU2-L = ACCU1-L
<>		ACCU2-L ≠ ACCU1-L
<		ACCU2-L < ACCU1-L
<=		ACCU2-L <= ACCU1-L
>		ACCU2-L > ACCU1-L
>=		ACCU2-L >= ACCU1-L

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	oui	oui	0	-	0	oui	oui	1

Comparaison de nombres entiers codés sur 16 bits se trouvant dans l'ACCU1-L et dans l'ACCU2-L.
RLG = 1 si la condition est remplie.

Opérations de comparaison (nombres entiers 32 bits)

==D, <>D, <D, <=D, >D, >=D

Opé- ration	Opérande	Signification
==D		ACCU2 = ACCU1
<>D		ACCU2 ≠ ACCU1
<D		ACCU2 < ACCU1
<=D		ACCU2 <= ACCU1
>D		ACCU2 > ACCU1
>=D		ACCU2 >= ACCU1

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	oui	oui	0	-	0	oui	oui	1

Comparaison de nombres entiers codés sur 32 bits se trouvant dans l'ACCU1 et dans l'ACCU2.
RLG = 1 si la condition est remplie.

Opérations de comparaison (nombres réels 32 bits)

==R, <>R, <R, <=R, >R, >=R

Opé- ration	Opérande	Signification
==R		ACCU2 = ACCU1
<>R		ACCU2 ≠ ACCU1
<R		ACCU2 < ACCU1
<=R		ACCU2 <= ACCU1
>R		ACCU2 > ACCU1
>=R		ACCU2 >= ACCU1

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	oui	oui	oui	oui	0	oui	oui	1

Comparaison de nombres réels codés sur 32 bits se trouvant dans l'ACCU1 et dans l'ACCU2.
RLG = 1 si la condition est remplie.

Opérations de décalage

SLW, SLD, SRW, SRD

Opé- ration	Opérande	Signification
SLW *)		Décalage du contenu de l'ACCU1-L vers la gauche. Les positions libérées sont remplies avec des zéros.
SLW	0 ... 15	
SLD		Décalage du contenu de l'ACCU1 vers la gauche. Les positions libérées sont remplies avec des zéros.
SLD	0 ... 32	
SRW *)		Décalage du contenu de l'ACCU1-L vers la droite. Les positions libérées sont remplies avec des zéros.
SRW	0 ... 15	
SRD		Décalage du contenu de l'ACCU1 vers la droite. Les positions libérées sont remplies avec des zéros.
SRD	0 ... 32	

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	oui	0	0	-	-	-	-	-

*) nombre de positions décalées : 0 à 16

Décalage du contenu de l'ACCU1 ou de l'ACCU1-L du nombre de positions indiqué vers la gauche ou la droite. Si aucun opérande n'est indiqué, le décalage correspond au nombre indiqué dans l'ACCU2-LL. Le dernier bit décalé est inscrit dans le bit indicateur BI1.

Opérations de décalage (suite)

SSI, SSD

Opération	Opérande	Signification
SSI *)		Décalage du contenu de l'ACCU1-L avec signe vers la gauche. Les positions libérées sont remplies avec le signe (bit 15).
SSI	0 ... 15	
SSD		Décalage du contenu de l'ACCU1 avec signe vers la droite. Les positions libérées sont remplies avec le signe (bit 31).
SSD	0 ... 32	

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	oui	0	0	-	-	-	-	-

*) nombre de positions décalées : 0 à 16

Décalage du contenu de l'ACCU1 ou de l'ACCU1-L du nombre de positions indiqué vers la gauche ou la droite. Si aucun opérande n'est indiqué, le décalage correspond au nombre indiqué dans l'ACCU2-LL. Le dernier bit décalé est inscrit dans le bit indicateur BI1.

Opérations de rotation

RLD, RRD, RLDA, RRDA

Opé- ration	Opérande	Signification
RLD		Rotation du contenu de l'ACCU1 vers
RLD	0 ... 32	la gauche
RRD		Rotation du contenu de l'ACCU1 vers
RRD	0 ... 32	la droite

Opé- ration	Opérande	Signification
RLDA		Rotation de 1 bit vers la gauche du contenu de l'ACCU1 via l'indicateur B11
RRDA		Rotation de 1 bit vers la droite du contenu de l'ACCU1 via l'indicateur B11

Rotation du contenu de l'ACCU1 du nombre indiqué de positions vers la gauche ou la droite. Si aucun opérande n'a été indiqué, rotation du nombre indiqué dans l'ACCU2-LL. Le dernier bit décalé est inscrit dans le bit indicateur B11.

Mot d'état									
Bit d'état	RB	B11	B10	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	oui	oui	oui	-	-	-	-	-

Mot d'état									
Bit d'état	RB	B11	B10	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	oui	0	0	-	-	-	-	-

Notes personnelles :

Opérations de transfert, d'incrémentation/décrémentation sur les ACCU

TAW, TAD, TAK, ENT, LEAVE, PUSH, POP, INC, DEC

Opé-ration	Opérande	Signification
TAW		Permutation de l'ordre des octets dans l'ACCU1-L
TAD		Permutation de l'ordre des octets dans l'ACCU1
TAK		Permutation du contenu de l'ACCU1 et de l'ACCU2
ENT		Le contenu de l'ACCU2 et de l'ACCU3 est transféré dans l'ACCU3 et l'ACCU4
LEAVE		Le contenu de l'ACCU3 et de l'ACCU4 est transféré dans l'ACCU2 et l'ACCU3
PUSH		Le contenu de l'ACCU1, de l'ACCU2 et de l'ACCU3 est transféré dans l'ACCU2, l'ACCU3 et l'ACCU4
POP		Le contenu de l'ACCU2, de l'ACCU3 et de l'ACCU4 est transféré dans l'ACCU1, l'ACCU2 et l'ACCU3
INC	k8	Incrémentation ACCU1-LL
DEC	k8	Décrémentation ACCU1-LL

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Le mot d'état n'est pas influencé.

Opération de composition d'images, opération nulle

BLD, NOP

Opé- ration	Opérande	Signification
BLD	k8	Opération de composition d'images : la CPU traite cette opération comme une opération nulle
NOP	0 1	Opération nulle

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Le mot d'état n'est pas influencé.

Opérations de conversion de types de données

BTI, BTD, DTR, ITD

Opé- ration	Opérande	Signification
BTI		Conversion de l'ACCU1-L : BCD (0 à +/- 999) - entier 16 bits (<u>B</u> CD <u>I</u> o <u>I</u> nt)
BTD		Conversion de l'ACCU1 : BCD (0 à +/- 9 999 999) - entier 32 bits (<u>B</u> CD <u>I</u> o <u>D</u> oubleint)
DTR		Conversion de l'ACCU1 : entier 32 bits - réel 32 bits (<u>D</u> oubleint <u>I</u> o <u>R</u> éal)
ITD		Conversion de l'ACCU1 : entier 16 bits - entier 32 bits (<u>I</u> nt <u>I</u> o <u>D</u> oubleint)

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Le résultat de la conversion est inscrit dans l'ACCU1.

Opérations de conversion de types de données (suite)

ITB, DTB

Opération	Opérande	Signification
ITB		Conversion de l'ACCU1-L : entier 16 bits - BCD (0 à +/- 999) (<u>I</u> nt <u>T</u> o <u>B</u> CD)
DTB		Conversion de l'ACCU1 : entier 32 bits - BCD (0 à +/- 9 999 999) (<u>D</u> oubleint <u>T</u> o <u>B</u> CD)

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	oui	oui	-	-	-	-

Le résultat de la conversion est inscrit dans l'ACCU1.

Opérations de conversion de types de données (suite)

RND, RND-, RND+, TRUNC

Opération	Opérande	Signification
RND		Conversion réel 32 bits - entier 32 bits
RND-		Conversion réel 32 bits - entier 32 bits Arrondi entier \leq réel
RND+		Conversion réel 32 bits - entier 32 bits Arrondi entier \geq réel
TRUNC		Conversion réel 32 bits - entier 32 bits Décimales tronquées

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	oui	oui	-	-	-	-

Le nombre réel à convertir se trouve dans l'ACCU1.

Formation des compléments

INVI, INVD, NEGI, NEGD

Opé- ration	Opérande	Signification
INVI		Formation du complément à 1 de l'ACCU1-L
INVD		Formation du complément à 1 de l'ACCU1.

NEGI		Formation du complément à 2 de l'ACCU1-L (entier 16 bits)
NEGD		Formation du complément à 2 de l'ACCU1 (entier 32 bits)

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	oui	oui	oui	oui	-	-	-	-

Opérations d'appel de blocs

CALL, UC, CC

Opération	Opérande	Signification
CALL	FB q, DB q	Appel inconditionnel d'un FB avec transmission de paramètres
CALL	SFB q, DB q	Appel inconditionnel d'un SFB avec transmission de paramètres
CALL	FC q	Appel inconditionnel d'une fonction avec transmission de paramètres
CALL	SFC q	Appel inconditionnel d'une SFC avec transmission de paramètres
UC	FB q FC q SFC q FB [e] FC [e] Paramètre	Appel inconditionnel de blocs sans transmission de paramètres Appel indirect par registre d'un FB Appel indirect par registre d'une FC Appel d'un FB / FC par paramètre
CC	FB q FC q FB [e] FC [e] Paramètre	Appel conditionnel de blocs sans transmission de paramètres Appel indirect par registre d'un FB Appel indirect par registre d'une FC Appel d'un FB / FC par paramètre

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	0	0	1	-	0

Les indications relatives au mot d'état ne concernent que l'appel de bloc et non les instructions exécutées dans celui-ci.

Mot d'état pour CC : dépend de RLG, mise de RLG à 1

Opérations d'appel de blocs (suite)

AUF

Opération	Opérande	Signification
AUF	DB q	Ouvrir un : bloc de données
	DI q	bloc de données d'instance
	DB [e]	bloc de données, adressage indirect en mémoire
	DI [e]	bloc de données d'instance, adressage indirect en mémoire
	Paramètre	bloc de données par paramètre

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Opérations de fin de bloc

BE, BEA, BEB

Opé- ration	Opérande	Signification
BE		Fin de bloc
BEA		Fin de bloc inconditionnelle

BEB		Fin de bloc conditionnelle si RLG = "1"
-----	--	---

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	0	0	1	-	0

Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	-	-	-	-	oui	-
L'opération influence :	-	-	-	-	oui	0	1	1	0

Permuter blocs de données

TDB

Opé- ration	Opérande	Signification
TDB		Permuter blocs de données

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Permutation des deux blocs de données courants. Le bloc de données courant devient bloc de données d'instance courant et inversement. Le mot d'état n'est pas influencé.

Opérations de saut

SPA, SPB, SPBN, SPBB, SPBNB

Opé- ration	Opérande	Signification
SPA	REPERE	Saut inconditionnel

SPB	REPERE	Saut conditionnel si RLG = "1"
SPBN	REPERE	Saut conditionnel si RLG = "0"

SPBB	REPERE	Saut conditionnel si RLG = "1" Sauvegarde RLG dans bit RB
SPBNB	REPERE	Saut conditionnel si RLG = "0" Sauvegarde RLG dans bit RB

Saut dépendant de la condition.

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

L'opération évalue :	-	-	-	-	-	-	-	oui	-
L'opération influence :	-	-	-	-	-	0	1	1	0

L'opération évalue :	-	-	-	-	-	-	-	oui	-
L'opération influence :	oui	-	-	-	-	0	1	1	0

Opérations de saut (suite)

SPBI, SPBIN, SPO, SPS

Opé- ration	Opérande	Signification
SPBI	REPERE	Saut conditionnel si RB = "1"
SPBIN	REPERE	Saut conditionnel si RB = "0"

SPO	REPERE	Saut conditionnel si débordement mémorisé (DEB = "1")
-----	--------	--

SPS	REPERE	Saut conditionnel si débordement mémorisé (DM = "1")
-----	--------	---

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	oui	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	0	1	-	0

Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	oui	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalue :	-	-	-	-	oui	-	-	-	-
L'opération influence :	-	-	-	-	0	-	-	-	-

Opérations de saut (suite)

SPU, SPZ, SPP, SPM, SPN, SPMZ, SPPZ

Opé-ration	Opérande	Signification
SPU	REPERE	Saut si "opération arithmétique illicite" (BI1 = 1 et BI0 = 1)
SPZ	REPERE	Saut si résultat = 0 (BI1 = 0 et BI0 = 0)
SPP	REPERE	Saut si résultat > 0 (BI1 = 1 et BI0 = 0)
SPM	REPERE	Saut si résultat < 0 (BI1 = 0 et BI0 = 1)
SPN	REPERE	Saut si résultat ≠ 0 (BI1 = 1 et BI0 = 0) ou (BI1 = 0 et BI0 = 1)
SPMZ	REPERE	Saut si résultat ≤ 0 (BI1 = 0 et BI0 = 1) ou (BI1 = 0 et BI0 = 0)
SPPZ	REPERE	Saut si résultat ≥ 0 (BI1 = 1 et BI0 = 0) ou (BI1 = 0 et BI0 = 0)

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	oui	oui	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Opérations de saut (suite)

SPL, LOOP

Opération	Opérande	Signification
SPL	REPERE	Répartiteur de sauts L'opération est suivie d'une liste d'opérations de saut. L'opérande est un repère de saut vers l'opération faisant suite à la liste. L'ACCU1-LL renferme le numéro (max. 254) de l'opération de saut à exécuter, le numéro de la première opération de saut étant 0.
LOOP	REPERE	Décrémenter l'ACCU1-L et saut si l'ACCU1-L \neq 0 (boucle de programme)

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évaluée :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

Opérations MCR (Master Control Relay)

MCR(,)MCR, MCRA, MCRD

Opé- ration	Opérande	Signification
MCR(Ouvrir une zone MCR Sauvegarde du RLG dans la pile MCR

Mot d'état									
Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	oui	-
L'opération influence :	-	-	-	-	-	0	1	-	0

)MCR		Fermer une zone MCR Effacement d'une entrée de la pile MCR
------	--	---

Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	0	1	-	0

MCRA		Activer MCR
MCRD		Désactiver MCR

Bit d'état	RB	BI1	BI0	DEB	DM	OU	ETAT	RLG	/PI
L'opération évalué :	-	-	-	-	-	-	-	-	-
L'opération influence :	-	-	-	-	-	-	-	-	-

MCR = 1 → MCR désactivé

MCR = 0 → MCR activé; si RLG = "0", les opérations "T" et "=" inscrivent des zéros dans les opérandes correspondants : les opérations "S" et "R" n'influencent pas le contenu de la mémoire.

Notes personnelles :

Blocs et fonctions des CPU

Blocs d'organisation	PCD1.M137	PCD2.M127	PCD2.M157 / M177 / M257
Cycle libre :			
OB 1	x	x	x
Alarmes horaires :			
OB 10	x	x	x
OB 11	x	x	x
OB 12		x	x
OB 13		x	x
OB 14			x
OB 15			x
OB 16			x
OB 17			x
Alarmes temporisées :			
OB 20	x	x	x
OB 21		x	x
OB 22		x	x
OB 23		x	x

Evénements déclencheurs (valeur hexadécimale)
1101, 1102, 1103
1111
1112
1113
1114
1115
1116
1117
1118
1121
1122
1123
1124

Un programme utilisateur pour automate PCD1/2.Mxx7 se compose de blocs qui contiennent les instructions, paramètres et données pour la CPU considérée. Les CPU du PCD1/2.Mxx7 se différencient par le nombre de blocs admissible par la CPU et mis à disposition par le système d'exploitation de la CPU.

Une description détaillée des OB et de leur utilisation se trouve dans le *Manuel de programmation STEP 7*.

Blocs et fonctions des CPU (suite)

Blocs d'organisation	PCD1.M137	PCD2.M127	PCD2.M157 / M177 / M257
Alarmes cycliques :			
OB 30			x
OB 31			x
OB 32		x	x
OB 33		x	x
OB 34		x	x
OB 35	x	x	x
OB 36			x
OB 37			x
OB 38			x
Alarmes process :			
OB 40	x	x	x
OB 41	x	x	x
OB 42		x	x
OB 43		x	x
OB 44			x
OB 45			x
OB 46			x
OB 47			x

Evénements déclencheurs (valeur hexadécimale)
1131
1132
1133
1134
1135
1136
1137
1138
1139
1141, 1142, 1143, 1144
1141, 1142, 1143, 1144
1141, 1142, 1143, 1144
1141, 1142, 1143, 1144
1141, 1142, 1143, 1144
1141, 1142, 1143, 1144
1141, 1142, 1143, 1144
1141, 1142, 1143, 1144

Blocs et fonctions des CPU (suite)

Blocs d'organisation	PCD1.M137	PCD2.M127	PCD2.M157 / M177 / M257
Alarmes de défauts asynchrones :			
OB 80	x	x	x
OB 81	x	x	x
OB 82	x	x	x
OB 83	x	x	x
OB 84	x	x	x
OB 85	x	x	x
OB 86	x	x	x
OB 87	x	x	x
Démarrage :			
OB 100	x	x	x
Alarmes de défauts synchrones :			
OB 121	x	x	x
OB 122	x	x	x

Evénements déclencheurs (valeur hexadécimale)
3501, 3502, 3505, 3506, 3507
3821, 3822, 3823, 3831, 3832, 3833
3921, 3922, 3923, 3931, 3932, 3933
3842, 3942
3861, 3863, 3864, 3961
3881, 3981
35A1, 35A3, 39B1, 39B2
38C1, 38C2, 39C1
35D2, 35D3, 35D4, 35D5, 35E1, 35E2, 35E3, 35E4, 35E5, 35E6
1381, 1382
2521, 2522, 2523, 2524, 2525, 2526, 2527, 2528, 2529, 2530, 2531, 2532, 2533, 2534, 2535, 253A, 253C, 253D, 253E, 253F
2942, 2943, 2944, 2945

Blocs fonctionnels, fonctions et blocs de données

Blocs fonctionnels	PCD1.M137	PCD2.M127	PCD2.M157 / M177 / M257
Nombre	512	512	512
Numéro admissible	0 à 511	0 à 511	0 à 511
Taille maximale d'un bloc fonctionnel (code exécutable)	64 Koctets - 2 octets *)	64 Koctets - 2 octets *)	64 Koctets - 2 octets *)

Blocs de données	PCD1.M137	PCD2.M127	PCD2.M157 / M177 / M257
Nombre	1023	1023	1023
Numéro admissible	1 à 1023	1 à 1023	1 à 1023
Taille maximale d'un bloc de données (nombre d'octets de données)	64 Koctets - 2 octets *)	64 Koctets - 2 octets *)	64 Koctets - 2 octets *)

Fonctions	PCD1.M137	PCD2.M127	PCD2.M157 / M177 / M257
Nombre	1024	1024	1024
Numéro admissible	0 à 1023	0 à 1023	0 à 1023
Taille maximale d'une fonction (code exécutable)	64 Koctets - 2 octets *)	64 Koctets - 2 octets *)	64 Koctets - 2 octets *)

*) Taille de bloc limitée par la capacité mémoire

Les tableaux ci-dessus donnent le nombre, le numéro et la taille maximale des blocs fonctionnels, des fonctions et des blocs de données que vous pouvez créer pour les différentes CPU du SAIA PCD Série xx7.

Fonctions système

N° SFC	Nom du SFC	Signification
0	SET_CLK	Mise à l'heure
1	READ_CLK	Lecture de l'heure
2	SET_RTM	Initialisation du compteur d'heures de fonctionnement
3	CTRL_RTM	Départ / arrêt compteur d'heures de fonctionnement
4	READ_RTM	Lecture compteur d'heures de fonctionnement
6	RD_SINFO	Lecture information de l'OB actuel
13	DP_NRMDG	Lecture données de diagnostic esclave Premier appel Appel intermédiaire, REQ = 0 Dernier appel (6 - 240 octets)
14	DPRD_DAT	Lecture données utiles cohérentes (8 octets)
15	DPWR_DAT	Ecriture données utiles cohérentes (8 octets)

N° SFC	Nom du SFC	Signification
20	BLKMOV	Copie d'une variable (n = nombre d'octets à copier)
21	FILL	Initialisation d'un champ (n = longueur de la variable de destination en octets)
22	CREAT_DB	Créer bloc de données
23	DEL_DB	Effacement d'un bloc de données
24	TEST_DB	Test d'un bloc de données
25	COMPRESS	Compression mémoire utilisateur Premier appel (déclenchement) Appel intermédiaire (actif) Dernier appel (terminé)
26	UPDAT_PI	Actualisation mémoire image des entrées (indication du temps d'exécution pour 1 DI 32 dans l'AP)
27	UPDAT_PO	Actualisation mémoire image des sorties (indication du temps d'exécution pour 1 DO 32 dans l'AP)

Fonctions système (suite)

N° SFC	Nom du SFC	Signification
28	SET_TINT	Définition alarme horaire
29	CAN_TINT	Annulation alarme horaire
30	ACT_TINT	Activation alarme horaire
31	QRY_TINT	Interrogation alarme horaire
32	SRT_DINT	Déclenchement alarme temporisée
33	CAN_DINT	Annulation alarme temporisée
34	QRY_DINT	Interrogation alarme temporisée
36	MSK_FLT	Masquage d'erreurs synchrones
37	DMSK_FLT	Démasquage d'erreurs synchrones
38	READ_ERR	Lecture registre d'erreurs
39	DIS_IRT	Rejet de nouveaux événements Verrouillage de tous les événements (MODE = 0) Verrouillage de tous les événements d'une classe d'alarme (MODE = 1) Verrouillage d'un événement (MODE = 2)
40	EN_IRT	Annulation rejet événements Déblocage de tous les événem. (MODE = 0) Déblocage de tous les événements d'une classe d'alarme (MODE = 1) Déblocage d'un événement (MODE = 2)

N° SFC	Nom du SFC	Signification
41	DIS_AIRT	Retardement des événements d'alarme lors de la 1 ^{ère} activation du retardement lorsque le retardement est déjà activé
42	EN_AIRT	Annulation retardement des événements d'alarme lors de l'annulation du dernier retardement si d'autres retardements existent par ailleurs
43	RE_TRIGR	Redémarrage de la surveillance du temps de cycle
44	REPL_VAL	Transfert valeur de remplacem. dans ACCU1
46	STP	Mise en stop de la CPU
52	WR_USMSG	Ecriture de l'entrée utilisateur dans la mémoire tampon de diagnostic
60	GN_SND	Envoi paquet données globales
61	GD_RCV	Validation paquet données globales
64	TIME_TCK	Lecture temporisation en millisecondes

Fonctions système pour SAIA® PCD - Série xx7

N° SFC	Nom du SFC	Signification
220	LON_INIT	Initialisation de l'interface LON
221	NV_SEND	Envoi d'une variable sur le réseau LON
223	MSG_SEND	Envoi d'un message sur le réseau LON
227	PCD104_RD	Lecture du Dual-Port-ram
228	PCD104_WR	Ecriture sur le Dual-Port-Ram
229	PCD104_ST	Etat du Dual-Port-Ram
230	RD_COMP	Etat de compilation d'un bloc
239	WDOG	Rafraîchissement du Watch Dog

N° SFC	Nom du SFC	Signification
240	COM_RCV	Réception de données d'un port série
241	COM_SEND	Envoi de données sur un port série
242	COM_STAT	Etat d'un port série
243	COM_INIT	Initialisation d'un port série sans protocole
244	COM_SIG	Signaux spécifiques au modem
245	B_INIT	Initialisation d'un port série avec protocole (avec protocole pour SFB 12-14)
248	_INTDIR_	Compteur rapide avec détermination du sens
250	INP_INT	Validation/invalidation entrées interruptives
251	INITCNTR	Configuration et démarrage du compteur
252	READCNTR	Etat du compteur
253	READ_SSI	Lecture du port série SSI
254	GRAY2BIN	Conversion de code Gray en Binaire

Blocs fonctionnels système

N° SFB	Nom du SFB	Signification
12	BSEND	Envoi de données par paquet Activation de la tâche (1 - 440 octets) Activation de la tâche (> 440 octets) Vérification de la tâche Fin de la tâche (DONE = 1)
13	BRCV	Réception de données par paquet Activation de la tâche Vérification de la tâche Fin de la tâche

N° SFB	Nom du SFB	Signification
14	GET	Lire données sur une CPU distante (pour une zone indiquée) Activation de la tâche Vérification de la tâche Fin de la tâche (NDR = 1; 1 - 450 octets)

Blocs fonctionnels système pour SAIA® PCD - Série xx7

N° SFB	Nom du SFB	Signification
240	FLASH	Lecture - Ecriture de DB sur Flash-Eeprom

N° SFB	Nom du SFB	Signification

Index alphabétique des opérations

Opération	Page	Opération	Page
)	14	==R	55
)MCR	74	<=D	54
+	51	<=I	53
+AR1	52	<=R	55
+AR2	52	<D	54
+D	45	<I	53
+I	44	<R	55
+R	46	<>D	54
-D	45	<>I	53
-I	44	<>R	55
-R	46	>=D	54
*D	45	>=I	53
*I	44	>=R	55
*R	46	>D	54
/D	45	>I	53
/I	44	>R	55
/R	46	ABS	47
=	24	ACDM	50
==D	54	ASIN	50
==I	53	ATAN	50

Opération	Page	Opération	Page
AUF	67	INVI	65
BE	68	ITB	63
BEA	68	ITD	62
BEB	68	L	30-34, 35, 41, 42
BLD	61	LAR1	39
BTD	62	LAR2	39
BTI	62	LC	35
CALL	66	LEAVE	60
CC	66	LN	49
CDM	50	LOOP	73
CLR	25	MCR(74
DEC	60	MCRA	74
DTB	63	MCRD	74
DTR	62	MOD	45
ENT	60	NEGD	65
EXP	49	NEGI	65
FN	22	NEGR	47
FP	22	NOP	61
FR	28, 29	NOT	26
INC	60	O	11, 15, 17, 20-21
INVD	65	O(13

Index alphabétique des opérations (suite)

Opération	Page	Opération	Page
OD	19	SIN	50
ON	11, 17, 20-21	SLD	56
ON(13	SLW	56
OW	19	SPA	70
POP	60	SPB	70
PUSH	60	SPBB	70
R	23, 28, 29	SPBI	71
RLD	58	SPBIN	71
RLDA	58	SPBN	70
RND	64	SPBNB	70
RND+	64	SPL	73
RND-	64	SPM	72
RRD	58	SPMZ	72
RRDA	58	SPN	72
S	23, 29	SPO	71
SA	28	SPP	72
SAVE	26	SPPZ	72
SE	27	SPS	71
SET	25	SPU	72
SI	27	SPZ	72

Opération	Page	Opération	Page
SQR	48	TRUNC	64
SQRT	48	U	10, 16, 20-21
SRD	56	U(13
SRW	56	UC	66
SS	27	UD	19
SSD	57	UN	10, 16, 20-21
SSI	57	UN(13
SV	27	UW	19
T	36-38, 41	X	12, 18, 20-21
TAD	60	X(13
TAK	60	XN	12, 18, 20-21
TAN	50	XN(13
TAR	40	XOD	19
TAR1	40	XOW	19
TAR2	40	ZR	29
TAW	60	ZV	29
TDB	69		

Notes personnelles :

Vos coordonnées :

Société :

Service :

Nom :

Adresse :

Téléphone :

Date :

A renvoyer à :

SAIA-Burgess Electronics SA

Rue de la Gare 18

CH-3280 Morat (Suisse)

<http://www.saia-burgess.com>

DIV : Electronic Controllers

Liste des opérations PCD Série xx7

Vos commentaires seront les bienvenus pour améliorer la qualité et le contenu de cette documentation. Nous vous remercions par avance de votre collaboration.

Vos commentaires :